GeQCoS Sachbericht; Teilvorhaben: Gehäuse- und Mikrowellentechnologie am Fraunhofer IAF

Abstract

Im Teilvorhaben am Fraunhofer IAF sollten neuartige Aufbau und Verbindungstechnik (AVT) Lösungen untersucht und realisiert werden. Um alle durch Wärmeeintrag verursachten Qubit-Anregungen zu minimieren, wurden mit diesem Ziel am IAF gemeinsam mit den Partner WMI und KIT Gehäuse mit auch bei kryogenen Temperaturen guter Thermalisierung entwickeln. Durch finite-elemente Simulationen sollten die Mikrowellenverbindungen der unterschiedlichen Bausteine des Qubit-Packages optimiert werden, um Verzerrungen der Signale und Übersprechen sowohl auf dem Chip als auch am PCB bei gleichzeitiger hoher Leitungsdichte zu minimieren. Zum Projektstart gab es im internationalen Vergleich bereits sehr fortgeschrittene Lösungen im Bereich AVT für Qubit-Chips mit Konzepten zur hochskalierten 3D-Integration mit Interposer-Technologien. Details zu den Verwendeten AVT-Lösungen werden jedoch von den führenden Unternehmen (z.B. Google, IBM) nicht publiziert. Im Rahmen des Projekts wurden am IAF skalierbare planare Packaging-Konzepte für Qubit-Chips entwickelt. Alle benötigten Komponenten und verwendeten Materialien (wie Stecker, PCBs) wurden evaluiert, untersucht, und charakterisiert. Es wurden erfolgreiche neuartige planare Packages mit 8 und 16 Anschlüssen entwickelt und den Projektpartnern zur Verfügung gestellt. Für eine weitere Skalierung der Quibit-Anzahl im großen Maßstab ist eine 3D-Integration in Aufbaukonzepten mit Interposer-Technologien notwendig. Zu diesem Zweck wurde eine Interposer-Technologie basierend auf Silizium Substraten entwickelt. Diese Interposer-Technologie beinhaltet eine supraleitende Niob-Metallisierung, supraleitende Indium-Bumps auf Niob, supraleitende Substrat-Durchkontaktierungen (TSVs) sowie einen Spacer-Layer für einen reproduzierbaren Flip-Chip-Prozess. Basierend auf der entwickelten Interposer Technologie, konnte der Aufbau von Flip-Chip-Testschaltungen erfolgreich gezeigt werden.