MANNHEIM-CeCaS - Central Car Server-Supercomputing für Automotive; Forschungsgegenstand Teilvorhaben: Programmiermodelle, Performanzabschätzung und qualifizierbare Vektorisierung für neue Automotive qualifizierte Hochleistungsprozessoren und künftige Central Car Server

Sachbericht der emmtrix Technologies GmbH zur BMBF-Förderinitiative Mannheim

Loading...
Thumbnail Image

Editor

Advisor

Volume

Issue

Journal

Series Titel

Book Title

Publisher

Hannover : Technische Informationsbibliothek

Supplementary Material

Other Versions

Link to publishers' Version

Abstract

Die technischen Themen des Vorhabens basieren auf den bereits bei emmtrix (EMX) vorhandenen Werkzeugen zur Performanzabschätzung (emmtrix Performance Estimator) sowie zur Vektorisierung von Code für heterogene Systeme (emmtrix Code Vectorizer). Darauf aufbauend war es das Ziel dieses Teilvorhabens, eine integrierte Werkzeugkette zu entwickeln, die Systemarchitekten und -entwicklern alle relevanten Informationen für eine effiziente Programmierung der CeCaS-Systeme in konsistenter und anwendungsnaher Form bereitstellt. Hauptziel dabei war es, die Vektorbeschleunigung der High Performance Prozessoren zur Leistungssteigerung auch in qualifizierbarem Umfeld nutzbar zu ma-chen. Als wesentlicher Baustein war vorgesehen, dass EMX die Performanzabschätzung von Code-Blöcken auf den einzelnen Ausführungseinheiten bereitstellt. Diese Vorgehensweise war bereits für eine Viel-zahl existierender Prozessorarchitekturen (unter anderem TriCore, ARM und PowerPC) etabliert. Für die Abschätzung von Beschleunigern sollte zusätzlich eine geeignete Codegenerierung für diese Ziel-plattformen verfügbar gemacht werden, um den tatsächlich auszuführenden Code als Grundlage für belastbare Laufzeitprognosen nutzen zu können. Unter Berücksichtigung funktionaler Sicherheit war dabei von Beginn an vorgesehen, nachzuweisen, dass der generierte Code funktional identisch zum ursprünglichen Quellcode ist und somit in ISO26262 Prozessen eingesetzt werden kann. Ein bereits von EMX verfolgter Ansatz eines Äquivalenz-Checker-Werkzeugs zum Nachweis korrekter Parallelisie-rung sollte daher gezielt weiter ausgebaut werden, um die funktionale Gleichheit auch für beschleu-nigerspezifischen Code nachweisen zu können. Zur Erhöhung der Genauigkeit der zeitlichen Abschätzung war außerdem geplant, detailliertes Hard-ware-Wissen von Halbleiterherstellern, beispielsweise Infineon, einzubinden. Auf dieser Basis sollten angepasste Hardware-Modelle entstehen, die präzisere Laufzeitabschätzungen ermöglichen und da-mit die Entscheidungsfindung bei der Verteilung von Software auf komplexe Systeme verbessern. Darüber hinaus war vorgesehen, die Ergebnisse aus der Betrachtung einzelner Ausführungseinheiten durch die Kooperation mit weiteren Werkzeugherstellern in einen Gesamtsystemkontext einzuord-nen. Insbesondere durch die Zusammenarbeit mit Anbietern wie Inchron zur Analyse des zeitlichen Systemverhaltens sollte das Timing auf unterschiedlichen Abstraktionsebenen betrachtet werden können, um fundiertere Architektur- und Implementierungsentscheidungen zu ermöglichen. Insgesamt verfolgte das Teilvorhaben zu Projektbeginn das Ziel, mit der entwickelten Werkzeugkette sowohl die Verteilung von Software-Komponenten als auch die Programmierung von CeCaS-Systemen effektiv zu unterstützen. Durch die konsequente Einbeziehung funktionaler Sicherheitsaspekte sollte zudem von Anfang an die Grundlage geschaffen werden, die notwendige Qualifizierung der Software gemäß ISO 26262 zu ermöglichen.

Description

Keywords

Keywords GND

Conference

Publication Type

Report

Version

publishedVersion

License

Creative Commons Attribution-NonDerivs 3.0 Germany