6G Research and Innovation Cluster (6G-RIC); Teilvorhaben: Hetero-Integrierte InP-D-Band Transmitter

Abstract

Das Verbundvorhaben, der 6G-Research and Innovation Cluster (6G-RIC) sollte wissenschaftlich-technische Grundlagen für die nächste Generation der Mobilfunknetze (6G) über alle Technologieebenen hinweg schaffen, einschließlich der Funkzugangs-, Kern- und faseroptischen Transportnetze. Die Herausforderungen für die Forschung ergeben sich vor allem aus den radikal gestiegenen Anforderungen der angestrebten 6G-Anwendungen. Die geforderten Datenraten pro Nutzer von bis zu 1 TBit/s lassen sich mit 5G nicht realisieren. Eine grundsätzliche Voraussetzung für die Erfüllung der 6G-Anforderungen ist die Bereitstellung von großen Bandbreiten. Daher muss der Sub-THz-Bereich (bis 300 GHz) für die Nutzung erschlossen werden. Eine zentrale Herausforderung ist deshalb die Verfügbarkeit von geeigneter Hardware für das mm-Wellen-Frontend, die sowohl die technischen Anforderungen in Bezug auf Datenrate, Energieeffizienz und Reichweite abdeckt als auch kostengünstig und volumen-skalierbar gefertigt werden kann. Datenrate und Reichweite entsprechen dabei für die Funkschnittstelle den Forderungen nach genügend Bandbreite und Ausgangsleistung. Insbesondere die Kombination von Ausgangsleistung und Energieeffizienz ist kritisch, da bei den Frequenzen über 100 GHz die Silizium-basierten Technologien (CMOS und SiGe-BiCMOS) hier stark limitiert sind. InP-Technologien bringen für diese kritischen Betriebseigenschaften deutliche Verbesserungen, erreichen jedoch bei weitem nicht den Integrationsgrad von CMOS/BiCMOS und machen deshalb einen Multi-Chip-Aufbau erforderlich, der im interessierenden Frequenzbereich kostenmäßig und vom Fertigungsaufwand derzeit nicht darstellbar ist. Dieses Dilemma wurde im Teilvorhaben des FBH gemeinsam mit den Partnern IHP und TUB-MSC adressiert. Der Lösungsansatz war die Heterointegration von einzelnen InP-Schaltungsblöcken auf einem gemeinsamen SiGe-BiCMOS- und CMOS-Chip. Die InP-Schaltungen sollten dabei als Chiplets mit speziellen hochfrequenz-tauglichen Interconnects auf dem Si-Chip aufgebaut werden.