CeCaS - Neue Automotive qualifizierte Hochleistungsprozessoren und künftige Central Car Server mit Cloud-Anbindung inklusive Systemintegration; Teilvorhabensbezeichnung: Thermotestvehikel zur thermischen Qualifizierung von Hochleistungsprozessoren und thermische Charakterisierung von neuartigen TIMs und anorganischen Vergussmassen

Abstract

Die Anforderungen an thermische Testdemonstratoren (TTV) für großflächige Halbleiter-Packages wurden In Arbeitspaket 1 strukturiert erhoben, mit Fokus auf Wärmemanagement sowie Aufbau- und Verbindungstechnik. Zentrales Ziel war der Vergleich monolithischer und chiplet -basierter Package-Architekturen unter realistischen Leistungsdichten. Das AP wurde erfolgreich abgeschlossen und lieferte die konzeptionelle Grundlage (inkl. Messsystem-Architektur mit PSU- und DAQ-Einheiten) für die nachfolgende Hardware-Entwicklung. In Arbeitspaket 6 wurden die Arbeiten zur Realisierung der Demonstratoren durchgeführt. Der entwickelte thermische Testchip (TTC, 2,4×2,4 mm, angelehnt an JESD51 -4A) integriert Heizstrukturen und einen RTD-Temperatursensor, erreicht bis zu 10 W/mm² Leistungsdichte und wird per Flip-Chip-Technologie (SAC305-Bumps) angebunden. Darauf aufbauend wurde das thermische Test Vehicle (TTV) in zwei vergleichbaren Varianten realisiert: TTV3 als monolithischer 40×40 mm Einzelchip und TTV1 als Chiplet-Variante mit vier 20×20 mm Dies. Beide nutzen dieselbe Package-Plattform (BGA-Interposer, Electronic Test Board), um Unterschiede im thermischen Verhalten isoliert bewerten zu können. Für Kühluntersuchungen stehen sowohl direkte TIM-Anbindung als auch eine Lid-Variante zur Verfügung; 56 Temperatursensoren ermöglichen ortsaufgelöste Messungen. Zur Zuverlässigkeitsbewertung der BGA-Lotverbindungen wurden Daisy-Chain-Strukturen an Package-Ecken/-Kanten integriert. Parallel wurde ein Steuer- und Messsystem für Leistungsprofile und ortsaufgelöste Temperaturerfassung (1 Hz Abtastrate) entwickelt, das Power-Cycling-Tests ermöglicht. In den Power-Cycling-Tests (Zusammenarbeit mit TUC) zeigte das Chiplet-Modul nach über 3.000 Zyklen einen Hotspot in der Package-Mitte mit zunehmender Instabilität des thermischen Widerstands, besonders in den ersten 1.000 Zyklen. Das monolithische Modul verhielt sich anders: hier stieg der Widerstand vor allem an Sensorpositionen nahe der Chipkante über die ersten 2.500 Zyklen kontinuierlich an. Das Messsystem erwies sich als gut geeignet, solche lokalen und zeitabhängigen Degradationseffekte präzise zu erfassen. Für die elektrische Charakterisierung der 2-Level-Daisy-Chains wurde ein hochauflösendes Messsystem entwickelt (Messdauer < 200 ms, Auflösung ca. 500 nΩ), das reproduzierbare Ergebnisse mit guter Übereinstimmung zu Standardverfahren liefert – wichtig, da Lotball-Fehler oft abrupt auftreten. Temperaturabhängige Referenzmessungen (RT, 60 °C, 100 °C) zeigten vergleichbare Widerstandswerte für Eck-/Kantenbereiche, leicht erhöhte Werte in innenliegenden Bereichen unter den Chipkanten. Im Bereich der Zuverlässigkeitsmethodik wurde die Wärmeleitfähigkeit von Vergussmassen (mit IMWS) nach ASTM D5470 mittels TIMA5 gemessen; die Ergebnisse zeigten das erwartete lineare Verhalten. Bei der Untersuchung thermischer Schnittstellenmaterialien wurde DOWSIL-TC5550 als bestes TIM identifiziert und vertieft charakterisiert: Wärmeleitfähigkeit sinkt erwartungsgemäß mit steigender Temperatur (25 °C vs. 80 °C); Wärmewiderstand und BLT halbierten sich zwischen 10 psi und 30 psi, blieben zwischen 30 und 50 psi jedoch stabil; unter zyklischer mechanischer Belastung zeigte das Material nach rund 1.500 von 2.000 Zyklen eine deutliche Degradation.