Mannheim CeCaS: Central car server - Supercomputing für Automotive; Teilvorhaben: Automotive KI-Plattform: Core-Modul, Chiplet-Integration, KI-Benchmarking und Safety-Analyse im Verbundprojekt CeCaS - Central Car Server
zusammenfassender Schlussbericht zum Teilvorhaben: Automotive tauglicher neuer Verbindungstechniken und KI-Beschleuniger HW/SW für Hochleistungsrechnersysteme; Untersuchung der heterogene Integrationstechniken und Chiplets, sowie Benchmarking der KI-Beschleuniger; Entwicklung von hochleistungs-Core-Modulen bis zu einem Demonstrator; Absicherungsstrategie von Daten und KI im Hardware-Kontext; Methoden zur Absicherung von KI-Komponenten auf HW-Beschleunigern. Aspekte sind Zuverlässigkeit und Safety-Lifecycle
Date
Editor
Advisor
Volume
Issue
Journal
Series Titel
Book Title
Publisher
Supplementary Material
Other Versions
Link to publishers' Version
Abstract
Die Funktionsumfänge moderner Fahrzeuge steigen kontinuierlich - getrieben durch automatisiertes/assistiertes Fahren, Vernetzung (OTA/Cloud), Elektrifizierung sowie domänenübergreifende Funktionen. Damit wachsen Rechenleistungsbedarf, Datenraten, Integrationsdichte und gleichzeitig die Anforderungen an funktionale Sicherheit (bis ASIL‑D), Zuverlässigkeit und Cybersecurity. Klassische ECU‑Architekturen und konventionelle Integrationsverfahren stoßen bei Hochleistungsrechnen (HPC) zunehmend an Grenzen, insbesondere wenn Energieeffizienz, Robustheit, Lebensdauer und qualifizierte Safety/Security‑Konzepte gleichzeitig erfüllt werden müssen. Das Verbundprojekt CeCaS („Central Car Server - Supercomputing für Automotive“) adressierte diese Lücke durch die Erforschung und prototypische Realisierung einer zentralen, heterogenen Hochleistungs‑Rechenplattform einschließlich Hardware/Software‑Codesign, Integrations‑ und Verbindungstechniken sowie Safety/Security‑Methodik. Das hier berichtete Teilvorhaben (Continental Automotive Technologies GmbH, ab Berichtsjahr 2025 firmierend als Aumovio Germany GmbH) trägt insbesondere zu Aufbau- und Verbindungstechnik (AVT), Chiplet-/heterogener Integration, KI-Beschleuniger-Benchmarking, Core-Modulen sowie Absicherungsstrategien für Daten und KI im Hardware-Kontext bei.