

Schlussbericht

Zuwendungsempfänger:

IHP-GmbH Frankfurt (Oder)

Förderkennzeichen:

BMBF-Fkz-50YB1119

Vorhabensbezeichnung:

SISSI-LO

Laufzeit des Vorhabens:

01.07.2011 bis 31.10.2012

Berichtszeitraum:

01.07.2011 bis 31.10.2012



15. Mai, 2013

Dr. Frank Herzel

GEFÖRDERT VOM



Bundesministerium
für Bildung
und Forschung

Inhaltsverzeichnis

1	Dokumente, Abkürzungen und Definitionen	4
1.1	Anwendbare Dokumente	4
1.2	Referenzdokumente.....	4
2	Projektkurzdarstellung	5
2.1	Aufgabenstellung	5
2.2	Voraussetzungen	6
2.3	Planung und Ablauf des Auftrags.....	6
2.4	Meilensteinplanung.....	7
2.5	Wissenschaftlicher und technischer Stand	7
2.6	Zusammenarbeit mit anderen Stellen	9
3	Erzielte Ergebnisse	10
3.1	Nebenwellen-Verhalten	10
3.2	Phasenrauschen / Phasenfehler.....	11
3.3	Temperaturverhalten	12
3.4	Frequenzverhalten	15
3.5	TID Performance.....	16
3.6	SEE Empfindlichkeit	17
3.7	Layout des Synthesizer-Chips.....	19
3.8	Oszillator-Redesign mit Localized Backside Etching (LBE)	19
4	Verwertbarkeit der Ergebnisse	21

Abbildungsverzeichnis

Abbildung 2-1 Blockschaltbild mit den wesentlichen Änderungen	5
Abbildung 3-1 Nebenwellenabstand	10
Abbildung 3-2 Phasenfehlerverlauf	11
Abbildung 3-3 Simulation des Resetverhaltens	12
Abbildung 3-4 Temperaturabhängigkeit des Phasenrauschens	14
Abbildung 3-5 Frequenzabhängigkeit des Phasenfehlers	15
Abbildung 3-6 Drift der internen Bandgap Regler	17
Abbildung 3-7 Cross-Section Kurven	18

Tabellenverzeichnis

Tabelle 2-1 Vorhabenspartner und deren Aufgabengebiete	6
Tabelle 2-2 Arbeitspakete	7
Tabelle 2-3 Meilensteine	7
Tabelle 2-4 Reifegrad der Technologie bei Vorhabensbeginn	8
Tabelle 3-1 SEU Raten mit und ohne TMR	18

1 Dokumente, Abkürzungen und Definitionen

1.1 Anwendbare Dokumente

[AD1] SISSI-LO Vorhabensbeschreibung vom 25. 03. 2011

[AD2] „Filter and Charge Pump for LO10“, IHP-Vortrag auf dem SISSI-LO Status Meeting, München, 24. 01. 2012

1.2 Referenzdokumente

[RD1] ESCC Basic Specification No. 2269010, EVALUATION TEST PROGRAMME FOR MONOLITHIC MICROWAVE INTEGRATED CIRCUITS (MMICs)

[RD2] F. Herzel, S. A. Osmany, K. Hu, K. Schmalz, U. Jagdhold, J. C. Scheytt, O. Schrape, W. Winkler, R. Follmann, D. Köther, T. Kohl, O. Kersten, T. Podrebersek, H.-V. Heyer, and F. Winkler, “An integrated 8-12 GHz fractional-N frequency synthesizer in SiGe BiCMOS for satellite communications,” *Analog Integrated Circuits and Signal Processing*, vol. 65(1), pp. 21-32, DOI: 10.1007/s10470-010-9454-z, Oct. 2010.

[RD3] D. Knoll, B. Heinemann, R. Barth, K. Blum, J. Borngräber, J. Drews, K.-E. Ehwald, G. Fischer, A. Fox, T. Grabolla, U. Haak, W. Hoppner, F. Korndörfer, B. Kuck, S. Marschmeyer, H. Richter, H. Rucker, P. Schley, D. Schmidt, R. Scholz, B. Senapati, B. Tillak, W. Winkler, D. Wolanski, C. Wolf, H.-E. Wulf, Y. Yamamoto, and P. Zaumseil, “A modular, low-cost SiGe:C BiCMOS process featuring high- f_T and high-BVCEO transistors,” in *Proceedings of the IEEE Bipolar/BiCMOS Circuits and Technology Meeting (BCTM 2004)*, Montreal, Canada, pp. 241-244, Sep. 2004.

[RD4] F. Herzel, S. A. Osmany, and J. C. Scheytt, “Analytical phase-noise modeling and charge pump optimization for fractional-N PLLs,” *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 57, Aug. 2010, pp. 1914-1924.

[RD5] Paul V. Brennan, H. Wang, D. Jiang, and P. M. Radmore, “A New Mechanism Producing Discrete Spurious Components in Fractional-N Frequency Synthesizers,” *IEEE Transactions on Circuits and Systems-I: Regular Papers*, Vol. 55, No. 5, Jun. 2008

[RD6] S. A. Osmany, F. Herzel, J. C. Scheytt, “Analysis and Minimization of Substrate Spurs in Fractional-N Frequency Synthesizers,” *Analog Integrated Circuits and Signal Processing*, vol. 74(3), pp. 545-556, Mar. 2013, DOI: 10.1007/s10470-012-0002-x

[RD7] F. Herzel, A. Ergintav, and Y. Sun, “Phase Noise Modeling for Integrated PLLs in FMCW Radar,” *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 60(3), March 2013, pp. 137-141. DOI: 10-1109/TCSII.2013.2240852

2

2.1 Aufgabenstellung

Im Rahmen dieses Vorhabens sollte der in vorhergehenden Vorhaben (SIMS, SISSI) aufgebaute Synthesizer Chip (LO) weiterentwickelt und getestet werden. Das Hauptaugenmerk der Weiterentwicklung lag dabei vor allem in der Verbesserung einiger für Telekommunikationsanwendungen wichtigen Hochfrequenz-Eigenschaften, wie zum Beispiel Nebenwellenverhalten und Phasenrauschen. Hierbei zielt die Entwicklung von Anfang an auf eine mögliche In-Orbit Verifikation durch Mitflug auf dem Heinrich-Hertz-Satelliten (H2SAT) ab. Der hier entwickelte Synthesizer soll in den, im Rahmen des KERAMIS-GEO Vorhaben, zu entwickelnden Downconverter eingesetzt werden und wird dabei auf Geräteebene qualifiziert und anlässlich der H2SAT Mission im All verifiziert. Aus diesem Grund war es notwendig, den Synthesizer von Anfang an weltraumtauglich zu entwickeln, aufzubauen und zu testen. Deshalb wurden im Rahmen dieses Vorhabens auch Strahlungstests am Synthesizer durchgeführt. Weiterhin wurden dazu die LO Spezifikationen mit den Anforderungen aus H2SAT bzw. KERAMIS-GEO abgestimmt.

Ein Blockschaltbild des Synthesizers ist in Abbildung 2-1 zu sehen. Hier sind auch die wesentlichen Änderungen und Verbesserungsmaßnahmen im Vergleich zu der vorhergehenden Version des LO dargestellt.




Abbildung 2-1

Blockschaltbild mit den wesentlichen Änderungen

2.2 Voraussetzungen

Der zu entwickelnde Synthesizer-Chip sollte auf dem SGB25V SiGe-Prozess des IHP realisiert werden. Dieser Prozess ist in Deutschland verfügbar und bietet daher die Möglichkeit, zukünftig solche Synthesizer ITAR-frei für europäische Missionen zur Verfügung zu stellen. Außerdem ist es mit diesem Prozess möglich, einen solchen Synthesizer als monolithische Ein-Chip-Lösung herzustellen, da mit diesem Prozess verschiedenste Schaltungstechnologien (Bipolar, CMOS) auf einem Wafer realisiert werden können. Dies wiederum bietet einige Vorteile hinsichtlich Platzbedarf, Masse und Kosten für zukünftige Missionen.

Der SGB25V SiGe-Prozess befindet sich derzeit in der MMIC-Evaluierung nach ESCC Basic Specification No. 2269010 0. Diese Evaluierung ist größtenteils abgeschlossen und hat bisher bestätigt, dass dieser Prozess prinzipiell weltraumtauglich ist und für solche Anwendungen geeignet erscheint.

2.3 Planung und Ablauf des Auftrags

Das Vorhaben wurde als Verbundvorhaben durchgeführt. Die jeweiligen Partner und deren Aufgabengebiete sind in folgender Tabelle dargestellt:

Tabelle 2-1 Vorhabenpartner und deren Aufgabengebiete

Partner	Aufgabengebiet
KT	Verantwortlich für die LO Entwicklung mit Zuarbeit der Partner sowie später für die Industrialisierung und Vermarktung (Systemverantwortung, Projektleitung).
IMST	Verantwortlich für das digitale Design des LOs sowie für den Aufbau der notwendigen Testumgebungen und die Durchführung der Strahlungstests.
IHP	Verantwortlich für das Analog /HF Design des LOs sowie für die Herstellung der Chips einschließlich aller notwendigen produktionsbegleitenden Tests.

Das Vorhaben wurde in folgende Arbeitspakete unterteilt:

Tabelle 2-2 Arbeitspakete

Nr.	Arbeitspaket
1	Allgemeines System Engineering
2	Management
3	Erstellung der LO Spezifikation
4	Digital Design
5	Analog Design
6	Chip Layout
7	Herstellung der LO Chips
8	Erstellung eine Testplans für die elektrischen Tests
9	Durchführung der elektrischen Tests am COB Modul
10	Erstellung eines Testplans für die Strahlungstests (TID + SEE)
11	Aufbau / Update der Testumgebung für die Strahlungstests
12	Durchführung der TID- und SEE Strahlungstests

2.4 Meilensteinplanung

Die folgende Tabelle listet die Meilensteine des Projektes auf.

Tabelle 2-3 Meilensteine

Reviews	Datum
Kick-off Meeting (KO)	Juli 2011
Vorläufiges Design Review (PDR)	Dezember 2011
Test Readiness Review (TRR)	Juni 2012
Finales Review (FR)	Oktober 2012

Das Vorhaben wurde komplett im geplanten Zeit- und Kostenrahmen abgewickelt.

2.5 Wissenschaftlicher und technischer Stand

Der in den vorherigen Projekten (SIMS, SISSI) entwickelte Synthesizer hatte in großen Teilen seine Funktionsfähigkeit bereits bewiesen; die einzelnen Komponenten wurden unter anwendbaren Bedingungen experimentell geprüft. Somit hatte der LO-Demonstrator zu Vorhabenbeginn den Reifegrad TRL 4-5 erreicht. Einzelne Parameter, wie z.B. das Nebenwellenverhältnis sowie die Strahlungsfestigkeit, bedurften jedoch der Verbesserung. Hierfür existierten innerhalb des Konsortiums Ideen für konkrete Designverbesserungen.

Reifegrad der Technologie bei Vorhabenbeginn

Tabelle 2-4 Reifegrad der Technologie bei Vorhabenbeginn

Level	Equipment/ Subsystem Model	Beschreibung
TRL 4-5	EM (Demonstrator)	Komponenten unter anwendbaren Umgebungsbedingungen experimentell bestätigt

Es wurden außerdem innerhalb des Konsortiums erste Strahlungsuntersuchungen durchgeführt. So wurden zum Beispiel TID- und SEE-Untersuchungen an Teststrukturen auf Transistorebene realisiert. Auch für einen kompletten LO wurden bereits erste Strahlungstests unternommen. Die dabei gefundenen Probleme oder Einschränkungen (SEE-Empfindlichkeit der Register, TID-Empfindlichkeit der internen Spannungsregler) sollen nun in einem Redesign behoben werden. Durch einen weiteren Strahlungstest soll eine entsprechende Strahlungsfestigkeit nachgewiesen werden.

Die Performance der Schlüsselparameter des vorhergehenden Synthesizers lag in folgenden Bereichen:

- Nebenwellen-Abstand: -55 .. -60dB
- Phasenfehler ca. 1.3° (rms) im Optimum für fractional mode
- TID Empfindlichkeit der internen Bandgap Regler: ca. 8..10% nach 100kRad(Si)
- SEE Empfindlichkeit (ohne TMR): 1.21e-6 upsets/s für typische Peak-Umgebung.

Da die Performance dieser Parameter für moderne Satelliten-Telekommunikationsanwendungen nicht ausreichend ist, sollten hauptsächlich diese Parameter verbessert werden.

2.6 Zusammenarbeit mit anderen Stellen

Das Vorhaben wurde als Verbundvorhaben mit folgenden Partnern durchgeführt:

Partner	Kayser-Threde GmbH
Adresse	Perchtinger Str. 5 81379 München
Funktion	Systemführer, Projektleiter und elektrische Tests
Ansprechpartner	Heinz-Volker Heyer
Tel./Fax	+49 (89) 72495 – 365 +49 (89) 72495 – 483
E-Mail	heinz-volker.heyer@kayser-threde.com
Internet	http://www.kayser-threde.com

Partner	IMST GmbH
Adresse	Carl-Friedrich-Gauss-Str. 2 47475 Kamp-Lintfort
Funktion	Digital Design, Strahlungstests
Ansprechpartner	Dr. Rüdiger Follmann
Tel./Fax	+49 (2842) 981 – 220 +49 (2842) 981 – 299
E-Mail	follmann@imst.de
Internet	http://www.imst.de

Partner	IHP GmbH
Adresse	Im Technologiepark 25 15236 Frankfurt (Oder)
Funktion	Analog Design, Layout
Ansprechpartner	Dr. Frank Herzel
Tel./Fax	+49 335 5625 – 765 +49 335 5625 - 433
E-Mail	herzel@ihp-microelectronics.com
Internet	www.ihp-microelectronics.com

3 Erzielte Ergebnisse

3.1 Nebenwellen-Verhalten

Um das Nebenwellen-Verhalten des Synthesizers zu verbessern, wurde ein komplett neuer Floorplan und ein neues Layout (s.u.) entworfen. Bei diesem Layout wurden alle bekannten Koppelwege minimiert und weitestgehend unterdrückt. Dies wurde erreicht durch eine gute Abschirmung des Referenzeingangsverstärkers, die Einführung von Schutzringen um die kritischen Schaltungsblöcke, vergrößerten Abstand zwischen kritischen Blöcken und durch die Verwendung orthogonaler Bonddrähte für miteinander koppelnde Teilschaltungen (s.a. Abbildung 3-8). Letzteres verringert die elektromagnetische Kopplung zwischen den Blöcken. Eine ausführliche Beschreibung dieser Maßnahmen wurde in [RD6] gegeben. Dort wurde ebenfalls die Idee einer variablen Referenzfrequenz zur Verringerung des Spur-Niveaus detailliert diskutiert. Die Maßnahmen zur Kopplungsverringering führten auch zu einer neuen Chip-Geometrie und veränderten Chip Abmessungen. Die Chipfläche wurde dabei jedoch nicht wesentlich vergrößert.

Mit diesem geänderten Layout wurde eine deutliche Verbesserung des Nebenwellenabstandes erreicht. Während der Nebenwellenabstand beim vorhergehenden LO noch -55..-60dB betrug, konnte dieser Wert nun auf Werte kleiner -80dB verbessert werden. Dies entspricht einer Verbesserung von mehr als 20dB. Damit ist ein wichtiges Kriterium für Anwendungen in der Satellitenkommunikation erfüllt und ein wesentliches Ziel des Vorhabens erreicht. Eine Gegenüberstellung des Nebenwellenabstandes zwischen vorhergehendem LO und der in SISSI-LO entwickelten Variante ist in Abbildung 3-1 zu finden.




Abbildung 3-1 Nebenwellenabstand

3.2 Phasenrauschen / Phasenfehler

Beim Start des Vorhabens hatte der Synthesizer bereits recht gute minimale Phasenfehler von ca. 1.3° (rms). Allerdings wurde dieser Phasenfehler nur an sehr wenigen Arbeitspunkten erreicht und änderte sich sehr stark bei leichter Verschiebung des Arbeitspunktes. Dies macht einen Einsatz unter sich stark ändernden Temperaturen sehr schwierig oder unmöglich, weil dies zu starken Änderungen des Phasenfehlers über Temperatur führen könnte.

Mit den in diesem Vorhaben implementierten Verbesserungen konnte dieses Verhalten deutlich verbessert werden. Der minimale Phasenfehler liegt zwar weiterhin bei ca. 1.3° (rms), aber die Variation des Phasenfehlers konnte deutlich verringert werden. Mit dem nun vorliegenden LO ist ein klares Minimum des Phasenfehlers in einem bestimmten Arbeitspunktbereich sowie eine klare Monotonie bei Abweichung von diesem Arbeitspunkt erkennbar. Damit wird ein Einsatz bei sich stark ändernden Temperaturen möglich, da nun eine leichte Verschiebung des Arbeitspunktes durch temperaturabhängige Effekte nicht zu einer signifikanten Änderung des Phasenfehlers führt.

In Abbildung 3-2 ist dieses Verhalten dargestellt. Hier wurde für die vorhergehende Version des LO (links) und für die in diesem Vorhaben entwickelte Version des LO (rechts) der integrierte Phasenfehler über den Strom der integrierten Ladungspumpe (x-Achse) sowie den eingestellten Offsetstrom (y-Achse) aufgezeichnet. Hierbei ist die Höhe des Phasenfehlers farblich markiert. Eine blaue Farbe bedeutet hier einen kleinen Phasenfehler, rot bedeutet großer Phasenfehler. Der dargestellte Farbbereich entspricht einem Phasenfehler von 1° (blau) bis zu 2° (rot).




Abbildung 3-2 Phasenfehlerverlauf


3.3 Temperaturverhalten

Die vorhergehende Version des LO zeigte ein Fehlverhalten bei niedrigen Temperaturen (< 10°C). Bei niedrigen Temperaturen wurde permanent ein Reset ausgelöst, so dass die Ausgangsfrequenz unmittelbar nach der Programmierung zurück auf den fest eingestellten Defaultwert sprang. Dieses Fehlverhalten wurde allerdings zu spät lokalisiert, so dass eine Behebung des Problems mit aktuell vorliegender Version des LO nicht mehr möglich war, da der LO zu diesem Zeitpunkt bereits in der Fertigung war. Aus diesem Grund besteht dieses Fehlverhalten auch mit der vorliegenden Version LO10.

Das Fehlverhalten wird ausgelöst durch die interne Reset-Schaltung. Simulationen haben gezeigt, dass sich die Schaltschwelle, bei der der Reset ausgelöst wird, sehr stark über Temperatur verschiebt. Dies führt dazu, dass bei niedrigen Temperaturen die Schaltschwelle auf dem Niveau der Versorgungsspannung selbst liegt und daher sofort Resets ausgelöst werden. Bei höheren Temperaturen sinkt die Schaltschwelle wieder auf normale Wert, so dass genügend Abstand zur Versorgungsspannung gegeben ist. Dies wurde erst durch eine Simulation der Reset-Schaltung beim IHP gefunden. Dieses Ergebnis ist Abbildung 3-3 dargestellt.

Aus diesem Grund wurde am IHP eine neue Reset-Schaltung entworfen, die dieses Fehlverhalten nicht mehr aufweist. Diese ist in dem blauen Graph Abbildung 3-3 dargestellt.

IHP Redesign for LO1.1



Pink: VDD (-40 Celsius)
Blue: IHP as planned for LO1.1
Red: IMST as used in LO1-10

Abbildung 3-3 Simulation des Reset-Verhaltens

In Abbildung 3-3 ist die Simulation der Reset-Schaltung bei niedrigen Temperaturen (-40°C) dargestellt. Die pinkfarbene Kurve (',VDD') entspricht dabei einem angenommenen Verlauf der Versorgungsspannung mit einer Rampup-Phase zu Beginn, drei simulierten

Spannungseinbrüchen und einer Rampdown-Phase am Ende. Die simulierten Spannungseinbrüche wurden dabei so gewählt, dass ein Auslösen des Resets klar erkannt werden kann. Dabei ist der Rest low-aktiv, d.h. bei einer Spannung von 0V des Resetsignals wird im Chip der Reset ausgelöst und alle programmierten Werte auf ihren Defaultwert zurückgesetzt.

Die rote Kurve stellt nun das Resetsignal der aktuell vorliegenden Version dar. Es ist klar zu erkennen (bei etwa 110ns), dass bei einer geringen Änderung der Versorgungsspannung von weniger als 100mV bereits ein Reset ausgelöst wird. Dies führt dann zu oben beschriebenen Fehlverhalten. Das Resetsignal der neu entworfenen Resetschaltung ist in der blauen Kurve dargestellt. Hier ist zu erkennen, dass die Schaltschwelle deutlich niedriger liegt und der Reset erst bei Spannungen kleiner 2V ausgelöst wird. Diese Schwellspannung ist nahezu temperaturunabhängig. Damit sollte das Fehlverhalten in zukünftigen Versionen des LO behoben sein.

Um trotzdem die Temperaturabhängigkeit des Synthesizers über den gesamten geforderten Temperaturbereich testen zu können, wurde daher die VDD Versorgungsspannung extern eingespeist und leicht erhöht, auf 2.7V anstelle von 2.5V. Damit wird ein ausreichend großer Abstand zur fest vorgegebenen Restschwelle eingehalten und eine saubere Funktion des LO bei niedrigen Temperaturen erreicht. Die etwas höher liegende Versorgungsspannung sollte dabei keinen Einfluss auf die Performance des LO haben, da hiermit lediglich der digitale CMOS-Teil versorgt wird, der für die SPI-Programmierung notwendig ist.

Mit dieser „work-around“-Lösung wurde nun die Temperaturabhängigkeit des LO getestet. Um optimale Performance über Temperatur gewährleisten zu können, ist es dabei wichtig, den Arbeitspunkt des LO so zu wählen, dass hohe interne Ausgleichsströme vermieden werden. Dazu wurde von IHP ein Algorithmus entwickelt, der dies sicherstellt und zur optimalen LO Performance führt. Nach Einhaltung dieses Algorithmus und sorgfältiger Wahl des Arbeitspunktes wurde dann das Phasenrauschen des LO für Temperaturen von -20°C (blau), +20°C (schwarz) und +80°C (rot) gemessen. Diese Messung ist Abbildung 3-4 dargestellt.

Diese Reset-Schaltung wurde nach Projektende in einem modifizierter Testchip durch das IHP implementiert und durch Kayser-Threde getestet. Erwartungsgemäß ist dieses Fehlverhalten damit eliminiert. Die Schaltung ist voll funktionsfähig von -30°C bis 80°C bei der nominellen Betriebsspannung, d.h. eine Erhöhung von VDD auf 2.7V ist nicht mehr erforderlich. Dies sollte sich positiv auf die Lebensdauer des Chips auswirken. Ebenso ist die Lock-Detektion nun voll funktionsfähig bis zu einem statischen Phasenfehler am Phasendetektoreingang von 150°. Da der optimale Phasenfehler im Bereich von 30° - 60° im eingeregneten Zustand liegt, erfüllt dieser Block nun ebenfalls seine Aufgaben uneingeschränkt.




Abbildung 3-4 Temperaturabhängigkeit des Phasenrauschens

Im für Telekommunikationsanwendungen wichtigen Bereich von größer 100Hz Offsetfrequenz ist kein signifikanter Drift des Phasenrauschens feststellbar. Der integrierte Phasenfehler liegt im gesamten Temperaturbereich zwischen 1.23° (rms) und 1.32° (rms). Hierbei wurde für alle Temperaturen mit dem gleichen Arbeitspunkt gemessen und keinerlei Temperaturadaptation vorgenommen.

Der homogene Verlauf des Phasenfehlers bei verschiedenen Arbeitspunkten (Abbildung 3-2) und die sorgfältige Wahl des Arbeitspunktes ermöglichen bei dem nun vorliegenden LO erstmals ein solch stabiles Temperaturverhalten und damit den Einsatz bei sich stark ändernden Temperaturen. Dieser Verlauf wurde durch die Nullung des Nettostromes erreicht, wie in [AD2] im Januar 2012 detailliert erläutert wurde. Dabei wurde ein Zusammenhang zwischen den vier Kontrollparametern CS1, CP1, CS2 und CP2 für die beiden Ladungspumpen hergeleitet, der eine Temperaturstabilität der Schaltung zur Folge hat. Er lautet $CS1/CP1 = CS2/CP2$.

Bei den Strahlungsmessungen wurde stattdessen $CS1/CP1 = 2.23 * (CS2/CP2)$ benutzt (CP1=17, CS1=19, CP2=20, CS2=10). Die Nichtberücksichtigung der obigen Stabilitätsbedingung hat zwangsläufig eine starke Abhängigkeit des Ausgangsspektrums von Temperatur, Alterung, Bestrahlung, u.s.w. zur Folge, wie in [AD2] erläutert wurde. Dies liegt an der Verschiebung der Feinabstimmungsspannung des VCO infolge der genannten Effekte, welche eine starke Änderung der VCO-Verstärkung und damit der Regelbandbreite zur Folge hat. Diese VCO Feinabstimmungsspannung stellt gleichzeitig die Ausgangsspannung der dominanten Ladungspumpe dar. Die Verschiebung deren Arbeitspunktes durch

Temperaturschwankungen und Alterung bewirkt eine Verschlechterung der Phasendetektorlinearität und damit eine Erhöhung von Phasenrauschen und Nebenwellen (Spurs).

3.4 Frequenzverhalten

Des Weiteren wurde das Frequenzverhalten des Synthesizers vermessen. Hierzu wurden bei beiden internen VCOs das jeweils untere und das obere Subband durchgestimmt und der Verlauf des integrierten Phasenfehlers über der Frequenz bestimmt. Die Schrittweite lag hierbei bei 5 MHz. Diese Messung ist in Abbildung 3-5 dargestellt.




Abbildung 3-5 Frequenzabhängigkeit des Phasenfehlers

In dieser Abbildung sind die verschiedenen Subbänder der VCOs farblich markiert:

- blau: VCO9G, Subband 7
- grün: VCO9G, Subband 0
- rot: VCO11G, Subband 7
- hellblau: VCO11G, Subband 0.

Die durchgängige Linie zeigt hier die sogenannten pseudo-integer Frequenzen; das sind die Frequenzen, bei denen der gebrochene Teil α des Feedback-Teilers gleich $n/8$ ($n=0..8$) ist. Das heißt bei einer Referenzfrequenz von 100 MHz liegen die pseudo-integer Frequenzen mindestens bei allen ganzzahligen Vielfachen von 25 MHz. Theoretische Überlegungen zeigen, dass die pseudo-integer Frequenzen wahrscheinlich sogar mit einer Schrittweite von 12.5 MHz oder gar 6.25 MHz auftreten könnten. Dies kann hier aber nicht dargestellt werden, da die Schrittweite der Messung 5 MHz betrug. Bei den pseudo-integer Frequenzen ist der integrierte Phasenfehler deutlich besser als bei allen anderen Frequenzen und ist gleich der Performance im Integer-Mode. Die gestrichelte Linie in Abbildung 3-5 zeigt den

Phasenfehler für alle anderen Frequenzen, die nicht den pseudo-integer Frequenzen entsprechen.

Es ist in Abbildung 3-5 gut zu erkennen, dass der Phasenfehler über den gesamten spezifizierten Frequenzbereich für die pseudo-integer Frequenzen kleiner 1.5° (rms) ist. Bei allen anderen Frequenzen ist der Phasenfehler über den gesamten Frequenzbereich kleiner 2° (rms). Hierbei sind wahrscheinlich noch weitere Optimierungen möglich, da bei der vorstehenden Messung nur das jeweils untere und obere Subband des VCOs gemessen wurde, tatsächlich aber acht Subbänder für jeden VCO existieren. Eventuell kann eine weitere Minimierung des Phasenfehlers erreicht werden, wenn man auch die restlichen Subbänder betrachtet. Weiterhin ist es möglich, für jedes Subband den Arbeitspunkt des LO anzupassen bzw. zu optimieren. Bei vorstehender Messung wurde dies nicht getan, sondern über den gesamten Frequenzbereich mit dem gleichen Arbeitspunkt gemessen. Durch die Adaption des Arbeitspunktes für jedes Subband könnten frequenzabhängige Verschiebungen ausgeglichen und eine weitere Minimierung des Phasenfehlers über das gesamte Frequenzband erreicht werden.

Der Phasenfehler bei 9.8 GHz liegt hierbei etwas höher als in den Messungen der vorstehenden Kapitel, da für die Messung des Frequenzverhaltens der Loopfilter adaptiert wurde. Dies führte zwar zu einer Verschlechterung für 9.8 GHz, aber zu einer wesentlich besseren Gesamtperformance über den spezifizierten Frequenzbereich.

3.5 TID Performance

Neben der Verbesserung der Hochfrequenz-Eigenschaften hatte das Vorhaben die Verbesserung der Weltraumtauglichkeit des LO zum Ziel. Dazu wurde die Strahlungsfestigkeit des LO für Anwendungen im geostationären Bereich verbessert. Eine bisherige Limitierung der Strahlungsfestigkeit resultierte aus dem Drift der internen Bandgap-Regulatoren. In den vorhergehenden Versionen des LO belief sich dieser Drift auf bis zu 10% bei 100 kRad(Si). Aus diesem Grund wurden die Bandgap-Regulatoren neu entworfen und implementiert und erneut Strahlungstests am LO durchgeführt. Das wichtigste Ergebnis dieser Strahlungstests ist in Abbildung 3-6 dargestellt. Hier ist der Drift der Regulatoren der vorhergehenden Version links und der Drift der überarbeiteten Regulatoren rechts dargestellt. Man erkennt die erreichte Verbesserung deutlich. Im aktuellen Design ist kein signifikanter Drift bis 300 kRad(Si) mehr feststellbar. Damit können die Bandgap-Regulatoren nun als strahlungshart bis 300kRad betrachtet werden. Alle anderen Parameter wurden bereits in den früheren Strahlungstests getestet und haben dabei entsprechende Strahlungshärte nachgewiesen. Dies konnte auch mit den aktuellen Tests weitestgehend bestätigt werden.




Abbildung 3-6 Drift der internen Bandgap-Regler

3.6 SEE Empfindlichkeit

Hinsichtlich der Weltraumtauglichkeit wurde auch die Single-Event Festigkeit des LO durch Einführung einer Triple Mode Redundancy (TMR) verbessert. Hierbei wurden alle Register, die zur Programmierung des LO notwendig sind, durch TMR geschützt. Auf diese Weise werden einzelne Upsets auf Register Ebene korrigiert und somit die SEU (Single-event-Upset) Toleranz verbessert. Nach Einführung des TMR wurden Single-Event-Effekte (SEE) abermals getestet und so die Funktion des TMR nachgewiesen. Diese Messung ist in Abbildung 3-7 zu finden.




Abbildung 3-7 Cross-Section Kurven

Hierbei stellt die rote Kurve das Verhalten ohne TMR dar und die blaue Kurve das Verhalten mit TMR. Für die Cross-Section Kurven aus Abbildung 3-7 wurden SEU Raten für typische geostationäre Umgebungen kalkuliert. Diese Berechnung ist in Tabelle 3-1 dargestellt.

Tabelle 3-1 SEU-Raten mit und ohne TMR

Umgebung	SEU-Rate ohne TMR [upsets/day]	SEU-Rate mit TMR [upsets/day]
‚quiet‘	7.24e-05	5.55e-06
‚worst-week‘	1.01e-02	7.52e-04
‚peak‘	1.05e-01	7.66e-03

Auch hier ist die deutliche Verbesserung durch das implementierte TMR zu erkennen. Weiterhin wurden bei den SEE-Tests keine Latch-ups festgestellt. Dabei wurde bis 88MeV/mg/cm² getestet. Durch die Verbesserungen der SEU Festigkeit und die nachgewiesene Latch-up Festigkeit sollten die wesentlichen, diesbezüglichen Bedingungen für einen geostationären Einsatz erfüllt sein.



VCO1: Plain, 11GHz**VCO2: LBE, 11GHz****VCO3: PGS, 11GHz**

Abbildung 3-9 Layout des VCO ohne LBE (VCO1), mit LBE (VCO2) und mit PGS (VCO3)

Leider konnte das Phasenrauschen durch LBE nicht verbessert werden. Wir führen dies auf die Dominanz der Verluste im Varaktor (variabler Kondensator) im Schwingkreis zurück. Die auf dem Wafer gemessene Ausgangsleistung konnte jedoch durch die Verwendung induktiver Lasten auf 3dBm erhöht werden (mit und ohne LBE). Ferner konnte die Substratkopplung durch LBE um 6dB und durch PGS um 2dB verringert werden. Diese Verbesserungen werden bei zukünftigen Weiterentwicklungen von Vorteil sein. Ein typisches Spektrum ist in Abbildung 3-10 gezeigt. Die gemessene Ausgangsleistung beträgt hier 3.8 dBm. Die Variation der Ausgangsleistung innerhalb des 10-12GHz-Bandes ist kleiner als 1dB.



Measurement Complete

5V, 0V Vtune, VCO1-3

Date: 7.SEP.2012 13:41:28

Abbildung 3-10 Gemessenes Phasenrauschspektrum eines 11-GHz VCO

4 Verwertbarkeit der Ergebnisse

Durch die im vorstehenden Kapitel vorgestellten guten Ergebnisse und die gute Performance des in diesem Vorhaben entwickelten LO können die hier erzielten Forschungsergebnisse durch einen Einsatz des LO im KERAMIS-GEO Downconverter verwertet werden. Mit der nun erreichten Performance des Synthesizers ist eine Verwendung in diesem Downconverter und ebenso ein Mitflug sowie eine In-Orbit Verifikation auf dem Heinrich-Hertz Satelliten möglich.

Durch die deutlich verbesserten Hochfrequenz-Eigenschaften, aber auch durch die nun demonstrierte Weltraumtauglichkeit, steigt die Akzeptanz im Markt weiter. Dies wird wiederum die Chancen der Realisierbarkeit eines solchen deutschen Synthesizers weiter verbessern und ermöglicht mittelfristig die Überführung des Demonstrators zu einem Produkt. Ein solches Produkt könnte als Schlüsselkomponente für deutsche Satelliten-Kommunikationsnutzlasten fungieren und damit signifikante Wettbewerbsvorteile für die deutsche Raumfahrtindustrie in diesem wichtigen, stetig wachsenden Zukunftsmarkt etablieren.

Außerdem ist ein solcher Synthesizer auch in anderen Marktsegmenten einsetzbar. Als Beispiel seien hier wissenschaftliche Nutzlasten sowie erdgebundene Anwendungen genannt.

Hierfür gibt es bereits erste Kontakte und Interessensbekundungen seitens potentieller Anwender.

Die Erkenntnisse zur Optimierung von Phasenrauschen, Spurs und zur Temperaturstabilisierung lassen sich auf andere fractional-N PLLs übertragen. Dies kann vorteilhaft bei Software-defined Radio und Cognitive Radio benutzt werden [RD6]. Ein weiteres Beispiel ist FMCW Radar zur Abstands- und Geschwindigkeitsmessung. Eine theoretische Studie zu diesem Thema wurde in [RD7] veröffentlicht.

Berichtsblatt

1. ISBN oder ISSN geplant	2. Berichtsart (Schlussbericht oder Veröffentlichung) Schlussbericht
3. Titel SISSI-LO Schlussbericht, BMBF-Fkz-50YB1119	
4. Autor(en) [Name(n), Vorname(n)] Herzel, Frank	5. Abschlussdatum des Vorhabens 31. Oktober 2012
	6. Veröffentlichungsdatum geplant
	7. Form der Publikation
8. Durchführende Institution(en) (Name, Adresse) IHP-GmbH Im Technologiepark 25 15236 Frankfurt (Oder)	9. Ber. Nr. Durchführende Institution
	10. Förderkennzeichen 50YB1119
	11. Seitenzahl 22
12. Fördernde Institution (Name, Adresse) Raumfahrtmanagement des Deutschen Zentrums für Luft- und Raumfahrt e.V. Königswinterer Str. 522-524 53227 Bonn	13. Literaturangaben 7
	14. Tabellen 5
	15. Abbildungen 10
16. Zusätzliche Angaben	
17. Vorgelegt bei (Titel, Ort, Datum)	
<p>18. Kurzfassung</p> <p>Bisher präsentierte fractional-N Synthesizer für Satelliten-Telekommunikationsanwendungen zeigen out-of-band Nebenwellen sowie ein verhältnismäßig instabiles und temperaturabhängiges Phasenrauschen. Daraus ergeben sich Limitierungen beim Einsatz dieser Synthesizer in Form von Nachbarkanalstörungen oder temperaturabhängige Modulationsgenauigkeiten. Der hier präsentierte fractional-N Synthesizer überwindet diese Limitierungen. Durch ein komplett neues und optimiertes Layout und die Anwendung neuer Layout-Techniken wurden alle bekannten chipinternen Koppelwege minimiert oder vermieden. Als Ergebnis konnten alle out-of-band Nebenwellen auf Pegel kleiner -80dBc reduziert werden. Durch Anpassung und Optimierung der internen Ladungspumpen sowie der Entwicklung eines Algorithmus zur optimalen Arbeitspunkteinstellung konnte weiterhin ein stabiles und temperaturunabhängiges Phasenrauschen erreicht werden. Es wurde festgestellt, dass die Einstellung dieses Arbeitspunktes äußerst wichtig für ein robustes Verhalten des Phasenrauschens ist. Über den gesamten Temperaturbereich von -20 °C bis +80 °C wird nun ein integrierter RMS-Phasenfehler von 1.23°-1.32° (10Hz bis 300MHz) erzielt.</p> <p>Um einen Einsatz des Synthesizers unter geostationären Bedingungen zu ermöglichen, wurde weiterhin die Total-Dose Empfindlichkeit des Synthesizers minimiert. Bisherige Synthesizer zeigten hier vor allem einen Drift der internen Bandgap Regulatoren. Diese wurden nun komplett überarbeitet und der komplette Synthesizer neu getestet. Diese Tests zeigten nun bei der vorliegenden Version des Synthesizers keinerlei Drift der Bandgap-Regulatoren mehr und erreichten eine Strahlungshärte des Synthesizers bis 300kRad(Si).</p> <p>Aktuelle Versionen solcher frac-N Synthesizer benutzen ein digitales Interface zur Programmierung der internen Parameter (SPI). Die dafür benutzten internen Register zeigten bisher eine hohe Empfindlichkeit auf Heavy-Ion Bestrahlung und zeigten hierbei Single-Event-Upsets (SEU). Daher wurden, in vorliegender Version des Synthesizers, diese Register durch Triple-Mode-Redundancy (TMR) geschützt. Somit konnte die SEU-Rate für eine typische geostationäre Umgebung von 1,01e-2 SEU/Tag auf 7,52e-4 SEU/Tag reduziert werden.</p>	

19. Schlagwörter
Frequenzsynthesizer, fractional-N PLL, Phasenrauschen, Satellitenkommunikation, SiGe, BiCMOS, Weltraumelektronik

20. Verlag

21. Preis

Document Control Sheet

1. ISBN or ISSN planned	2. type of document (e.g. report, publication) Final Report
3. title SISSI-LO Schlussbericht, BMBF_Fkz-50YB1119	
4. author(s) (family name, first name(s)) Herzel, Frank	5. end of project October 31, 2012
	6. publication date planned
	7. form of publication
8. performing organization(s) (name, address) IHP GmbH Im Technologiepark 25 15236 Frankfurt (Oder)	9. originator's report no.
	10. reference no. 50YB1119
	11. no. of pages 22
12. sponsoring agency (name, address) Raumfahrtmanagement des Deutschen Zentrums für Luft- und Raumfahrt e.V. Königswinterer Str. 522-524 53227 Bonn	13. no. of references 7
	14. no. of tables 5
	15. no. of figures 10
16. supplementary notes	
17. presented at (title, place, date)	
18. abstract Recently presented fractional-N synthesizers for satellite telecommunication applications are showing out-of-band spurs as well as a temperature dependent phase noise spectrum. This results in certain limitations for application of these synthesizers due to adjacent channel interference and temperature dependent modulation accuracy. We present now a fractional-N synthesizer which overcomes these limitations. Due to a completely new and optimized layout the internal coupling was minimized to non-disturbing levels. As a result, all out-of-band spurs are reduced to a level below -80dBc. Furthermore, a stable and temperature independent phase noise behavior was achieved by adapting and optimizing all internal charge pumps and by applying a newly developed algorithm for adjusting the synthesizer's operating point. It has been found out that this adjustment of the operating point is crucial for achieving a robust phase noise behavior. Now, we reached a residual RMS phase error (10Hz-300MHz) of 1.23° to 1.32° over the whole temperature range from -20 °C to +80 °C. In order to enable application of this synthesizer in geostationary orbits we improved the TID performance. Recently presented synthesizers showed one limitation in terms of TID performance, because the internal bandgap regulators exhibited a large drift of the output voltage due to irradiation. For this reason, the internal bandgap regulators were redesigned and the whole synthesizer was tested again. These tests indicated no significant drift of the output voltages of the bandgap regulators anymore and the TID performance of the whole synthesizer is now 300 kRad(Si). Currently, such fractional-N synthesizers are using a digital interface (i.e. SPI) for programming the device. The internal registers used for that programming interface are very sensitive to heavy ion radiation and show single-event upsets (SEU). Therefore, we introduced triple mode redundancy (TMR) for these registers. By using this TMR, the SEU rate for a typical geostationary orbit can be reduced from 1.01e-2 upsets/day to 7.52e-4 upsets/day.	
19. keywords Frequency synthesizer, fractional-N PLL, phase noise, satellite communication, SiGe, BiCMOS, space electronics	
20. publisher	21. price