2015, Krstić, Milos, Zeidler, Steffen, Fan, Xin

Das simultane Schalten digitaler Logik in komplexen Mikrochips führt zum s.g. Schaltrauschen, das mit stei-gender Komplexität der Schaltungen vermehrt zu Problemen mit der Spannungsversorgung bzw. zu Störungen von analogen Komponenten. Zwar gibt es bereits Lösungen (z.B. das Einführung von Jitter bzw. Phasenver-schiebungen), jedoch setzen entsprechende Verfahren im Layout-Prozess der Schaltung an, wo die Möglich-keiten zur Reduktion des Schaltrauschens limitiert sind. Ziel des Projekts war es Methoden und Werkzeugen zur Optimierung des Schaltrauschens, wobei bereits wäh-rend der Konzeptionierung durch Anpassungen der Schaltungsstruktur (Taktinvertierung, Einführen von zu-sätzlichen Pipelinestufen) der Optimierung des Schaltrauschens Rechnung getragen wird, ohne dass erneute aufwendige Designiterationen notwendig sind. Neben der Entwicklung der Verfahren stand auch deren Integration in ein Software-Werkzeug im Fokus des Projekts. Entsprechend wurde eine CAD-Anwendung entwickelt, die Funktionen zur Realisierung des Optimie-rungsverfahrens bereitstellt. Der Bericht stellt den Verlauf des Projektes und die Ergebnisse des Projekts dar.