Verbundprojekt: Eingebettete Datenspeicher für Mikrocontroller mit Künstlicher Intelligenz (Embedded storage elements on next MCU generation ready for AI on the edge) - StorAIge; Teilvorhaben: Integration von nichtflüchtigen Speichertechnologien für KI-Anwendungen

Abstract

Ziel des Projektes war die Integration einer Hf(Zr)O2-basierten ferroelektrischen Speichertechnologie in die nächste Generation einer nichtflüchtigen Speichertechnologie eines X-FAB CMOS-Standardprozesses, der die Grundlage für KI-Edge-Anwendungen sein wird. Die größten Vorteile bei der Integration von ferroelektrischem HfO2 sind die Verkleinerung der Speicher-zellengröße und der geringere Stromverbrauch. Diese Verkleinerung resultiert dabei vor allem aus der Reduzierung der notwendigen Schaltspannungen im Vergleich zur bisher in der X-FAB verwendeten Charge-Trap-Technologie. Man kann auf flächenintensive Ladungspumpen verzichten. Es sind keine Hochvolt-Dekoder notwendig. Da die NVM-Speicherzelle im BEOL erzeugt wird, ist eine 3D-Integration möglich. Die Speicherzellen befinden sich über aktiven Schaltungsbereichen im Silizium-Wafer. Der Flächenbedarf per Chip-Fläche ist reduziert. Durch die besonders gute Energieeffizienz der NVM-Speicherzelle und den Wegfall von Hochvoltkomponenten lässt sich auch die Testzeit verkürzen. Damit wird die ferroelektrische Speichertechnologie wesentlich kostengünstiger im Verglich zur bisherigen Charge-Trap-Technologie für nichtflüchtige Speicheranwendungen. Für die Einführung von ferroelektrischen Materialien in den Prozess muss die Machbarkeit untersucht werden. Im Speziellen sollte die Integration von ferroelektrischen - Hf(Zr)O2 (HZO)-basierten Speichern im X-FAB Prozess erprobt werden, da es kompatibel mit der Si-CMOS Technologie ist und großes Po-tential bietet. Neben der Optimierung der ferroelektrischen Materialien spielt auch die Beschaffenheit der Grenzflächen zum HZO eine große Rolle für die Prozessfähigkeit und Zuverlässigkeit. Für die Durchführung des Projektes musste ein spezieller Prozessablauf genutzt werden, der es erlaubt, die relevanten Prozessschritte für die ferroelektrische Kondensatorintegration und den Waferaustausch mit dem Fraunhofer-Partner durchzuführen. Die Wafer (sowohl Short Loop- als auch Full Loop-Wafer) wurden bei X-FAB vorprozessiert und anschließend an das Fraunhofer IPMS geschickt. Dort wurde das ferroelektrische Material abgeschieden und die Grenzflächen wurden modifiziert. Die Endbearbeitung erfolgte im Anschluss wiederum bei der X-FAB. Die Wafer wurden im Anschluss ausführlich bei der X-FAB und beim Fraunhofer IPMS charakterisiert, sowohl elektrisch (z.B. Leckstrom, Durchbruchspan-nung, Polarisation, Strom-Spannungs-Kennlinien, …) als auch mittels physikalischer Analyse (z.B. REM, TEM), um nachzuprüfen, dass die Integration der ferroelektrischen Schicht in den X-FAB CMOS-Prozess erfolgreich war. Als Ziel der technologischen Entwicklungen sollten geeignete Design- und Architekturansätze für FeRAM-Bit-Zellen entwickelt werden. Die Zellen sollten hinsichtlich ihrer Zuverlässigkeit charakterisiert und anschließend für den industriellen Einsatz qualifiziert werden, auch im Hinblick auf die erhöhten Zuverlässigkeitsanforderungen für die potenzielle FeRAM-Nutzung in der Automobilindustrie. Die Ergeb-nisse bilden die Grundlage für einen Einsatz der ferroelektrischen Speichertechnologie in der X-FAB. Datei-Upload durch TIB