HiEFFICIENT

Abstract

Das Fraunhofer IZM hat das Packaging von Chips in Leiterplattentechnologie für den Einsatz in der Leistungselektronik aufgezeigt und einen zuverlässigen Herstellungsprozess etabliert. Es wurde das Potenzial dieser Packaging-Technologie auch hinsichtlich einer weitergehenden Integration von der Schaltungszelle zugeordneten Elektronik, wie z.B. isolierten Treibern, aufgezeigt. Im Bereich der Systementwicklung wurde erfolgreich demonstriert, wie durch den Einsatz von SiC und GaN Halbleitern ein sehr kompaktes 22 kW Ladegerät realisiert werden kann. Dabei konnten die bisher diskreten induktiven Bauteile kostengünstig mit Hilfe der Leiterplattentechnologie planar hergestellt werden.