05P2021 (ErUM-FSP T06) - Aufbau von CBM bei FAIR; Thema: Bau des First-Level Event Selectors (FLES) für das CBM-Experiment an FAIR

Abstract

Das diesem Bericht zugrundeliegende Vorhaben zielte auf die Weiterentwicklung und den Aufbau des First-level Event Selectors (FLES) für das CBM-Experiment an der FAIR-Beschleunigeranlage ab. Der FLES stellt als zentrales Online-Verarbeitungssystem zur Ereignisauswahl eine kritische Komponente des CBM-Experiments dar. Er ist als Hochleistungsrechner konzipiert, der Tausende von Datenströmen von den selbstgetriggerten Detektoren empfängt, zusammenfasst und verteilt, die Rohdaten in Echtzeit analysiert und basierend darauf Daten zur Speicherung auswählt. Im Berichtszeitraum wurden zwei Hauptarbeitspakete erfolgreich umgesetzt: Zum einen wurde die FPGA-basierte FLES-Eingangsschnittstelle substanziell auf eine neue CBM-Auslesekette angepasst. Zum anderen wurden die Hardware- und Netzwerkarchitektur des FLES-Eingangsclusters finalisiert sowie in Demonstratoraufbauten implementiert und verifiziert. Im Bereich der FPGA-basierten FLES-Eingangsschnittstelle wurden die entwickelten Designkomponenten erfolgreich auf die neue FPGA-Familie der Common Readout Interface (CRI) Karte portiert und mit detektorspezifischen Komponenten in gemeinsame FPGA-Designs integriert. Die Leistungsfähigkeit des Systems wurde durch umfangreiche Tests bestätigt, bei denen der Gesamtdatendurchsatz nahezu ideal mit der Anzahl der CRI-Karten skalierte. In mehreren mehrwöchigen Strahlzeiten des mCBM-Experiments zwischen 2021 und 2024 konnte die Funktionalität bei nochmals gesteigerter Datenrate erfolgreich demonstriert werden. Durch die optimierte Nutzung der PCIe-Schnittstelle und Berücksichtigung von NUMA-Abhängigkeiten wurde eine hocheffiziente Integration in die Serverarchitektur erreicht. Im Arbeitsbereich des FLES-Eingangsclusters wurden geeignete Hardwarekomponenten identifiziert. Die gewählte flache Cluster-Architektur mit lokalem Infiniband-Netzwerk in Fat-Tree-Topologie ermöglicht ein effizientes Timeslice-Building sowie flexibles Routing der Daten auf Anwendungsebene. Das implementierte mFLES-Eingangscluster umfasst unter anderem 6 Eingangsknoten verschiedener Architekturen mit insgesamt 12 CRI-Karten. Durch die Integration zentraler Datenbanken und Monitoringsysteme wurde ein verlässlicher Betrieb des Gesamtsystems mit umfassender Überwachung des Datenpfads erreicht. Die erfolgreiche Anbindung an das FAIR-IT Cluster über vier 200 Gbit/s Infini-Band-Verbindungen demonstriert den geplanten Datenfluss der Online-Verarbeitung von Zeitscheiben im finalen System. Die gewählte Architektur und die Funktionalität aller Komponenten wurden analog zu den Komponenten der FLES-Eingangsschnittstelle in den Strahlzeiten des mCBM-Experiments erfolgreich demonstriert. Darüber hinaus wurden CBM "Data-Challenges" etabliert, die eine Integration und Verifizierung der Online-Datenverarbeitung auch unabhängig von Strahlzeiten ermöglichen. Ein wichtiger Meilenstein war die Erstellung und erfolgreiche Begutachtung des Technical Design Reports "CBM Online Systems - Part I: DAQ and FLES Entry Stage", der die technischen Konzepte und deren Umsetzung detailliert beschreibt. Die erzielten Ergebnisse sind essentiell für den weiteren Auf bau des CBM-Experiments und werden dort sowie potenziell in verwandten Experimenten unmittelbar zum Einsatz kommen. Datei-Upload durch TIB