BMBF-Verbundprojekt VE-VIDES: Designmethoden und HW/SW-Co-Verifikation für die eindeutige ldentifizierbarkeit von Elektronikkomponenten

Abstract

Das Teilvorhaben "Entwicklung eines automotive Halbleiterdesignflows" konzentriert sich auf die Erstellung einer lieferkettenübergreifenden Handlungsempfehlung für die Entwicklung von vertrauenswürdigen SoCs aus der Sicht von sicherheitskritischen Automobil-Anwendungen, die hier stellvertretend auch für sicherheitskritische Applikationen im Industrie-4.0-Segment betrachtet werden sollen. Die angestrebte Handlungsempfehlung soll die Grundlage für lieferkettenrelevante Richtlinien und Vorgaben seitens der Automobil-OEMs (z.B. in Form von Lastenheften) bilden und soll weiterhin als Basis für mögliche industrieweite Standardisierungsbemühungen dienen. Die Handlungsempfehlung dient der Transparenz des gesamten IP- und IC-Designprozesses aus OEM-Sicht, um potenzielle Schwächen und Risiken bereits im Designprozess zu eliminieren bzw. zu minimieren und so Überraschungen im Feld zu vermeiden. Der Designprozess soll auf IP- und IC-Ebene messbar und nachvollziehbar gemacht werden, indem Mess- und Erfolgskriterien für jeden Designprozess und jedes Zwischenergebnis definiert werden. Dies erstreckt sich von der Anforderungs- und Architekturdefinition, über Design und Implementierung, bis hin zur Verifikation und Validierung. Der Fokus dieses Teilvorhabens ist auf die Designphase des Halbleiters gerichtet ist. Dies ist die Phase vom Projektstart bis zum Tape Out (Projektstart - Architekturphase - RTL Code - Verifikation - Routing - Testing - Tape Out) der fertigen Schaltung auf Halbleiterebene. Anforderungen an die Technologieentwicklung für eine Halbleiterfertigung ist nicht Teil dieses Projekts.