Designconstraining für rauschoptimierte Schaltungen mit Chip-Verifizierung : Schlussbericht zum Vorhaben im Rahmen des Eurostars Projekts: E! 7531 IC-NAO "Framework zur Analyse und Optimierung des Rauschverhaltens integrierter Schaltungen" ; Projektlaufzeit: 01.11.2012-31.10.2014

Abstract

Das simultane Schalten digitaler Logik in komplexen Mikrochips führt zum s.g. Schaltrauschen, das mit stei-gender Komplexität der Schaltungen vermehrt zu Problemen mit der Spannungsversorgung bzw. zu Störungen von analogen Komponenten. Zwar gibt es bereits Lösungen (z.B. das Einführung von Jitter bzw. Phasenver-schiebungen), jedoch setzen entsprechende Verfahren im Layout-Prozess der Schaltung an, wo die Möglich-keiten zur Reduktion des Schaltrauschens limitiert sind. Ziel des Projekts war es Methoden und Werkzeugen zur Optimierung des Schaltrauschens, wobei bereits wäh-rend der Konzeptionierung durch Anpassungen der Schaltungsstruktur (Taktinvertierung, Einführen von zu-sätzlichen Pipelinestufen) der Optimierung des Schaltrauschens Rechnung getragen wird, ohne dass erneute aufwendige Designiterationen notwendig sind. Neben der Entwicklung der Verfahren stand auch deren Integration in ein Software-Werkzeug im Fokus des Projekts. Entsprechend wurde eine CAD-Anwendung entwickelt, die Funktionen zur Realisierung des Optimie-rungsverfahrens bereitstellt. Der Bericht stellt den Verlauf des Projektes und die Ergebnisse des Projekts dar. In complex microchips, the simultaneous switching of digital logic causes variation of the voltage on power supply networks as well as on the substrate, which results in the so called switching noise. Due to the rising circuit complexity, this noise leads to problems with the supply voltage and can influence analog components. Indeed, a couple of solutions address this issue (e.g., introduction of jitter or phase shifting). However, these methods are applied in the layout process, where the possibilities of reducing the switching noise are relative-ly limited. The goal of the project was the investigation of methods and tools for switching noise optimization at an early stage of circuit development. This allows adoptions of the structure of the design (e.g., clock inversion, adding pipeline stages) enabling optimal noise attenuation without going through further exhaustive design itera-tions. Besides the development of the methods, their integration into a software tool has been focused within the project. Accordingly, a CAD tool has been developed which provides functions realizing the optimization tech-niques. The report describes the project progression from the technical and administrative point of view as well as the project results and achievements.